

文章编号:1007-2780(2018)05-0397-08

PCI 结构 TFT-LCD 产品竖 Mura 不良机理 分析及改善研究

郭志轩*, 田 亮, 方业周, 王凤国, 李 凯, 张 绪, 李 峰, 武新国
(鄂尔多斯源盛光电有限责任公司, 内蒙古 鄂尔多斯 017000)

摘要:针对像素电极与公共电极换位(P-ITO and C-ITO Interchanged, PCI)结构薄膜晶体管液晶显示器(Thin Film Transistor - Liquid Crystal Display, TFT-LCD)产品中出现的一种竖 Mura, 结合生产工艺的实际情况, 本文运用关键尺寸(Critical Dimension, CD)、EPM(Electrical Properties Measurement)、SEM (Scanning Electron Microscope, 扫描电子显微镜)等检测设备, 进行了大量的实验测试、数据处理和理论分析工作。通过测量 Cell Gap、膜厚、CD、Overlay 等特性参数, 进行产品设计对比、光效模拟和 Lens 恶化实验, 发现该不良与 PCI 结构的特殊性有关。其产生的根本原因是不良区域内两层 ITO 之间左右非交叠区域 CD 差异造成电场分布异常导致液晶偏转角度异常, 最终导致屏幕亮暗不均。通过改变 ITO 对位方式提高两层 ITO 之间左右非交叠区域的均一性, 有效地降低了不良的发生率(从 26% 下降到 0.1% 以内)。

关 键 词:液晶显示器; PCI 结构; 竖 Mura; 亮度均一

中图分类号: TN141.9 **文献标识码:** A **doi:** 10.3788/YJYXS20183305.0397

Research and improvement of vertical Mura on TFT-LCD with double notched PCI structure

GUO Zhi-xuan*, TIAN Liang, FANG Ye-Zhou, WANG Feng-guo,
LI Kai, ZHANG Xu, LI Feng, WU Xin-guo

(Ordos Yuansheng Optoelectronics CO., Ltd., Ordos 017000, China)

Abstract: Aiming at a vertical Mura occurred in the TFT-LCD (Thin Film Transistor - Liquid Crystal Display) products with PCI (P-ITO and C-ITO Interchanged) structure, this paper did amount of work, combined with the actual situation of productive technology and through CD (Critical Dimension), EPM (Electrical Properties Measurement) and SEM (Scanning Electron Microscope) equipment, such as experiments testing, data processing and theoretical analysis. By measuring characteristic parameters (Cell Gap, Film thickness, Critical Dimension and Overlay), comparing the product design, lighting simulation and Lens deterioration, it has been found that the vertical Mura is closely related to the special properties of PCI structure. It also has been found that the occurrence of the NG is mainly due to the gap between the CD value of ITO's left and right no-overlapping area in NG panel, which made the electric field distribute abnormally and the liquid crystal deflect unusually, fi-

收稿日期: 2017-12-26; 修订日期: 2018-01-22.

* 通信联系人, E-mail: guozhixuan@boe.com.cn

nally gave rise to the uneven brightness. By changing the ITO contrapuntal method to improve the homogeneity of the ITO's left and right no-overlapping area, we can effectively reduce the ratio of the Mura from 26% to less than 0.1%.

Key words: liquid crystal display; P-ITO and C-ITO interchanged structure; vertical Mura; uniform brightness

1 引言

随着通讯装置和影音娱乐设备的快速更新换代和普及,人们对屏幕的显示质量的要求日益严苛,这就要求面板厂商不断更新技术以开发更高技术规格的产品,在这个过程中不断产生各种新的不良^[1-2]。而 Mura 是常见的影响液晶显示器显示质量的不良之一。LCD 量产源于日本,因此 Mura 音译于日语汉字“斑”成为 LCD 产业通用的术语^[3]。Mura 原意是物体颜色的浓淡和厚薄不一致,在液晶显示行业表现为同一灰度或单色画面下,亮度或颜色显示不均,对用户的观感影响较大^[4]。Mura 的产生原因,一般可以分为电学性和光学性两种。其中,由液晶分子排布不均、膜层厚度不一致、彩色滤光片颜料纯度不均等光学因素引起的 Mura 叫光学性 Mura;而电学性 Mura 一般指由局部位置亚像素的电压与正常位置上亚像素的电压存在明显差异导致的灰度不均匀^[5-6]。

在相同背光亮度和相同单位显示尺寸条件下,PCI 结构由于 P-ITO (Pixel Indium Tin Oxide, 像素电极)为一次 ITO,通过 PLN 孔与 SD 连接,C-ITO (Common Indium Tin Oxide,公共电极)为二次 ITO,一般为挖槽结构,两层 ITO 交叠区域较传统结构更小,而有着更高的光效,因此有着更高的透过率,更加符合高分辨率 TFT-LCD 产品的要求,因此,PCI 结构常在一些高分辨率的 VR、AR 产品中使用。常见的有单挖槽和双挖槽两种。目前,国内大多数研究人员主要研究了传统结构产品中出现的 Mura,而很少有人研究 PCI 结构,特别是双挖槽 PCI 结构中竖 Mura 的形成机理与改善^[3-4,7]。

本文针对一款高分辨率的低温多晶硅(Low Temperature Poly-Silicon, LTPS) TFT-LCD 产品中竖 Mura 的产生进行不良机理分析及改良,通过对不良区域及正常(OK)区域的特性数据(CELL Gap、膜厚、CD、Overlay 等)进行测量,以

分析 Mura 形成机理。并通过试验验证分析结果,最后提出合理的改善方法,使客户端竖 Mura 发生率从 26%下降到 0.1%以内。本文的研究结果对后续 C-ITO 为双挖槽的 PCI 结构新产品开发及竖 Mura 不良的解决具有一定的参考价值。

2 实验

2.1 不良现象

图 1 为不良现象示意图。在阵列后工序成盒(CELL)阶段,ET 点灯测试时,在单色画面下可观察到一种竖 Mura 不良。如图 1(a)所示,该不良在 L255 画面下,侧视角观察屏的左右亮暗不均,亮暗分割线位置距屏边缘 25 mm 左右,侧视角确认不良区域亮度整体偏低。正视角时,该不良为发黑竖条,宽度约为 16 mm,距屏边缘 15 mm 左右,而 Panel 左右亮度差异不大,如图 1(b)所示。




图 1 不良现象示意图。(a) ET 点灯侧视现象;(b) 正视角不良示意图

Fig.1 Sketch map for the NG phenomenon. (a) ET lighting test in side view, (b) schematic of the NG viewing from the front

2.2 实验思路

上文已述,光学性和电学性 Mura 的发生机

理不同,因此,确定 Mura 分类是解决不良的首要工作。本文通过对不良区域与正常区域特性参数比对,分析 Cell Gap、各膜层厚度及 CD 是否存在异常,初步确定该 Mura 所属分类。然后,从 PCI 结构出发,通过产品设计对比、Mapping、恶化实验等步骤,确认 Mura 产生的原因,接着对 Mura 形成机理进行分析,提出合理的改善计划,并进行试验验证。

3 实验结果与分析

3.1 不良原因查找

3.1.1 Cell Gap 确认

从图 2 中可以看出,不良屏亮暗区域 Cell Gap 测试未发现明显趋势性差异,且亮暗交界位置 Gap 值大小相近,只在屏幕边缘略显分散,而




图 2 不良屏亮暗区域 Cell Gap 确认

Fig.2 Cell Gap confirmation of the bright and dim area in the NG panel

Cell Gap 的均一性直接影响液晶的扩散。另外,通过时效(80 °C 保温 20 min)和敲击实验,不良均未发生变化。综合上述现象,可以得出结论,该竖 Mura 并非液晶的取向不均或液晶的扩散受限导致的。

3.1.2 卤素灯实验

图 3 为卤素灯下观察 Mura 的现象图片。将成盒后的不良品进行拆解,分别在不去除 PI 液(Polyimide,聚酰亚胺,经紫外线照射后可以给液晶分子提供一个预倾角,使得液晶分子的旋转方向一致性更好)和去除 PI 液两种状态下,在卤素灯下进行观察。从图中可以看出,未去除 PI 液

时,TFT 面可见黑色条纹;去除 PI 液后进行观察,TFT 侧不良仍可见,Mura 宽度在 16 mm 左右。根据上述现象,可以确定不良发生在 TFT 上,因此,后续实验针对 TFT 基板进行验证。

3.1.3 CD、膜厚确认

如图 4 所示为不良区与正常区膜厚、CD 确认结果。从图中数据可以看出,不良区与正常区各膜层厚度稍有差距,但都在正常范围内;而不良区域与正常区域各膜层 CD 值对比图则更清楚地显示出,不良区各膜层 CD 值,均在正常的 CD tolerance 范围内,且与正常区各膜层 CD 值相差很小。由此推断,该竖 Mura 与膜厚及 CD 值并无相关性。

结合上述实验结果,可以初步得出结论,该 Mura 不良不是由于光学因素引起的,应考虑其为电学性 Mura。由于该 PCI 产品为 C-ITO 双挖





图 3 卤素灯下观察 Mura

Fig.3 Observing the Mura under the halogen lamp






图 4 不良区与正常区膜厚、CD 确认。(a)膜厚确认；(b)CD 确认(误差棒为 CD tolerance)

Fig.4 Film thickness and CD value confirmation of the NG area and OK area. (a)Film thickness; (b) CD value (The error bar represents the CD tolerance)

槽结构,像素设计较特殊,因此,首先从该产品像素设计方面寻找不良产生的原因。


3.1.4 产品设计对比

图 5 为产品设计对比图。如图所示,图(a)为传统结构产品(非 PCI 结构,P-ITO 为二次 ITO; C-ITO 为带孔板状,C-ITO 孔与 PLN 孔为同心孔);图 5(c)为某 VR 产品使用的 PCI 结构,P-ITO 为一次 ITO;C-ITO 为单挖槽。在上述两种



(a)常见的传统产品结构

(a) Normal product structure



(b)本文中使用的双挖槽 PCI 结构

(b) PCI structure in this paper



(c)某 VR 产品使用的单挖槽 PCI 结构


(c) PCI structure one kind of VR product used

图 5 产品设计对比图

Fig.5 Products' design comparison chart


结构中,均未出现竖 Mura 不良。图 5(b)所示为本文出现竖 Mura 的产品结构,P-ITO 为一次 ITO;C-ITO 为双挖槽,因此,在 P-ITO 左右分别有了非交叠区域。传统结构和 C-ITO 单挖槽 PCI 结构中两层 ITO 的对位不存在左右非交叠区域,而双挖槽 PCI 结构中,当部分区域两层 ITO 对位不够精准时,会使该区域内像素电场分布异常,影响整个屏幕电学特性的均匀性。

根据以上产品设计对比和像素驱动原理,两层 ITO 对位情况不佳可能是导致竖 Mura 的原因。因此,接下来对不良屏及正常屏 ITO 对位情况进行确认。



(a)示意简图

(a) Schematic plot



(b)SEM 图片

(b) SEM figure

图 6 本文所用 PCI 结构 ITO 形貌示意图

Fig.6 Sketch map for the ITO morphology in PCI structure this paper used

图 6 为 ITO 对位情况示意图及 SEM 图片。从图 6(a)中可以看出,C-ITO 为双挖槽结构,使得 C-ITO 与 P-ITO 的左右分别有一个非交叠区域。图 6(b)为一张测量两层 ITO 左右非交叠区 CD 值所使用的 SEM 图片。利用 SEM 设备中的测量软件,分别测量不良屏发亮与发暗区域及正常屏对应区域的非交叠区 CD 值,得出如表 1 所

示的结果。

根据表1的结果,可以发现不良屏发暗区两层ITO之间的左右非交叠CD值相差 $0.5\sim 0.7\ \mu\text{m}$ 左右;不良屏发亮区两层ITO之间的左右非交叠区CD值几乎无差异;正常Panel上对应的正常区域和不良区域ITO整体偏移程度一致,即同偏或同不偏,因此整个屏幕亮度一致而未出现Mura。


表1 ITO对位详细数据

Tab.1 Detailed data of the ITO alignment

Item		左非交叠	右非交叠	Δl
NG屏#1	暗区	1.39	1.92	0.53
	亮区	1.69	1.69	0
NG屏#2	暗区	1.83	1.07	0.76
	亮区	1.61	1.50	0.11
NG屏#3	暗区	1.87	1.25	0.62
	亮区	1.58	1.58	0
OK屏#1	暗区	1.56	1.65	0.09
	亮区	1.64	1.55	0.09
OK屏#2	暗区	1.26	1.95	0.69
	亮区	1.17	2.11	0.94
OK屏#3	暗区	1.21	1.87	0.66
	亮区	1.34	1.84	0.5


3.2 不良机理分析

图7(a)为设计时的理想状态,即P-ITO与C-ITO左右非交叠区域CD相同。在这种理想状态下,TFT基板在反射光和透射光条件下,均不会



(a)正常区域

(a)OK area



(b)不良区域

(b)NG area 图7 不良机理示意图

Fig.7 Sketch map for the NG mechanism

产生光学及电学差异。而不良屏暗区两层ITO对位情况如图7(b)所示,左右非交叠区域CD出现差异造成像素区域电场分布异常,导致暗区内液晶偏转角度异常,最终导致屏幕左右亮暗不均。

3.3 不良机理验证

3.3.1 光效模拟实验

光效模拟实验P-ITO偏移示意图如图8(a)所示。其中,a、b分别为两层ITO左、右非交叠区域CD值,a-b为两层ITO左右非交叠区CD的差值。光效模拟实验中共设计三组对比实验:a-b的值分别为 $0.6\ \mu\text{m}$ 、 $1.2\ \mu\text{m}$ 和 $1.8\ \mu\text{m}$ 来进行光效模拟实验。实验结果如图(b)、(c)所示,在正视角和 45° 视角下,电压逐渐增大到4V左右开始,不同偏移量对应的光效差异开始变得越来越明




图8 (a)光效模拟实验P-ITO偏移示意图;(b)正视角VT曲线;(c) 45° 视角VT曲线

Fig.8 (a) Sketch map for P-ITO shift in the light effect simulation experiment; (b) VT curve for front visual angle; (c) VT curve for 45° visual angle

显,而且,偏移量越大,光效损失就越明显。实验结果表明,两层 ITO 之间左右非交叠区 CD 的差距,对光效有着很大的影响,这也证明了竖 Mura 的出现,可能是 ITO 间左右非交叠区域 CD 差异引起的。为了进一步验证光效模拟实验得出的结论,还需要进行对位恶化实验。

546 成都项 OL Lens 恶化 Map															
X-OL Differ								Y-OL Differ							
A	0.0064	-0.0173	0.0023	0.0008	0.0089	0.0348	A	-0.0238	-0.0914	-0.0169	-0.0009	-0.0084	-0.0169		
B	-0.0277	-0.0003	-0.0303	-0.0208	-0.0071	-0.0523	B	0.00435	0.00732	0.0064	0.07132	0.0084	-0.0560		
C	0.0084	0.0008	0.0024	0.0012	0.0011	0.0002	C	0.01399	0.01225	0.0117	0.00534	0.00205	0.00639		
D	-0.0244	-0.0003	-0.0078	-0.0073	0.0081	-0.0022	D	-0.0271	-0.0182	-0.0051	0.00801	-0.0113	-0.0032		
E	0.0048	-0.0027	0.0078	0.0074	-0.0088	0.0133	E	-0.114	0.00238	0.0017	-0.0414	-0.0178	0.00482		
F	0.0048	-0.0048	0.0078	0.0074	-0.0088	0.0133	F	-0.114	0.00972	0.0017	-0.0414	-0.0178	0.00482		
G	0.00389	-0.0043	0.0033	0.00289	-0.0033	0.0033	G	-0.0042	-0.0068	-0.00493	-0.0067	-0.0062	-0.0048		
H	0.00382	0.0048	-0.00493	0.0033	0.00727	-0.00456	H	-0.00445	-0.0084	-0.00801	-0.00951	-0.0095	0.00483		
J	0.00891	0.00484	0.00482	-0.0072	0.00727	0.0084	J	0.00362	0.00897	0.0062	0.0032	0.00241	0.00604		
A								A							
B								B							
C								C							
D								D							
E								E							
F								F							
G								G							
H								H							
J								J							

(a) OL 向 X 和 Y 方向各偏移 0.5 μm 后的 Mapping 图

(a) Mapping figure after OL X/Y shift 0.5 μm

X-OL Differ								Y-OL Differ							
A	0.0096	-0.0096	-0.0023	0.001	0.0088	0.0096	A	-0.0023	-0.0184	-0.0081	-0.0127	-0.0081	-0.0078		
B	-0.0208	-0.0003	-0.0063	-0.0023	-0.0044	-0.0033	B	-0.0094	-0.0073	-0.0061	0.0002	-0.0084	-0.0182		
C	0.0084	0.0008	0.0024	0.0012	0.0011	0.0002	C	0.01399	0.01225	0.0117	0.00534	0.00205	0.00639		
D	-0.0244	-0.0003	-0.0078	-0.0073	0.0081	-0.0022	D	-0.0271	-0.0182	-0.0051	0.00801	-0.0113	-0.0032		
E	0.0048	-0.0027	0.0078	0.0074	-0.0088	0.0133	E	0.00302	0.00953	0.0036	-0.0052	0.0098	0.0043		
F	0.0048	-0.0048	0.0078	0.0074	-0.0088	0.0133	F	0.00302	0.00973	0.0036	-0.0052	0.0098	0.0043		
G	0.00389	-0.0043	0.0033	0.00289	-0.0033	0.0033	G	-0.0042	-0.0068	-0.00493	-0.0067	-0.0062	-0.0048		
H	0.00382	0.0048	-0.00493	0.0033	0.00727	-0.00456	H	-0.00445	-0.0084	-0.00801	-0.00951	-0.0095	0.00483		
J	0.00891	0.00484	0.00482	-0.0072	0.00727	0.0084	J	0.00362	0.00897	0.0062	0.0032	0.00241	0.00604		
A								A							
B								B							
C								C							
D								D							
E								E							
F								F							
G								G							
H								H							
J								J							

(b) OL 向 X 和 Y 方向各偏移 1 μm 后的 Mapping 图

(b) Mapping figure after OL X/Y shift 1 μm

图 9 对位恶化后不良 Mapping 图

Fig.9 Mapping figure after alignment deterioration

3.3.2 对位恶化实验

对位恶化实验即进一步增大两层 ITO 之间的 OL,将 OL 向 X 和 Y 方向进一步偏移后,通过 Mapping,观察不良发生情况的变化。对位恶化实验结果如图 9 所示,从图中可以看出,OL (Overlay) 向 X 和 Y 方向各偏移 0.5 μm 和 1 μm 得到了相同的实验结果,即 OL 向 X 方向偏移后,不良可见,但未加重;而当 OL 向 Y 方向偏移时,不良仍可见,且变得更加严重。这种现象与产品在玻璃大板上的排布有着重要联系,因为 IC 朝右,像素亦朝右排布(Gate 线沿 Y 轴方向排布),即 C-ITO 的左右与 Y 轴方向一致。因此,当两层 ITO 向 Y 轴方向继续增大时,意味着两层 ITO 间左右非交叠区域 CD 值的差异也会变得更大。这种情况下,变得更加严重的不良则证明,该不良确实与两层 ITO 之间左右非交叠区域 CD 的差值有关,因此,不良改善措施将从减小该差值的方向入手。

3.4 不良改善

综上所述,不亮屏亮区和暗区两层 ITO 左右非交叠区 CD 的差异引起的光效和像素区电场差异,是该不良产生的原因。因此,提出以下改善方案:调节 P-ITO CD,找出对光效影响最小的 P-ITO CD 值;改变两层 ITO 对位方式,提高两层 ITO 对位精度,提高两层 ITO 左右非交叠均一性。

3.4.1 调节 P-ITO CD 值

表 2 是不同 P-ITO CD 下光效模拟的结果。如表 2 所示,在两层 ITO 左右交叠 CD 有差异(a—

表 2 不同 P-ITO CD 下光效模拟结果

Tab.2 Light simulated results of different P-ITO CD

观察视角	ITO Shift 量	P-ITO CD/ μm			
		x	x+1	x+2	x+3
45°侧视角	a-b=0	100.0%			
	a-b=1.2	92.0%	98.1%	97.6%	96.1%
	a-b=1.4	77.6%	96.7%	97.2%	96.3%
	a-b=1.6	86.0%	95.0%	96.6%	96.4%
	a-b=0	100.0%			
正视角	a-b=1.2	93.5%	97.1%	95.9%	93.7%
	a-b=1.4	79.3%	76.4%	76.8%	94.0%
	a-b=1.6	88.5%	94.8%	95.5%	94.3%
	a-b=0	100.0%			

$b \neq 0$)时,P-ITO CD 值确实在两层 ITO 对位偏差较大的情况下对光效有着较为明显的影响,如当 $a-b = 1.2 \mu\text{m}$ 时,P-ITO CD 值为 $x+1 \mu\text{m}$ 时有着最少的光效损失。但是,在该型号产品实验中,当 P-ITO CD 做到 $x+1 \mu\text{m}$ 时,部分区域 P-ITO 会出现黏连,造成异显,亮点等不良;另外,控制 P-ITO CD 只能减小非交叠区 CD 差异带来的光效差异,并不能从根本上解决问题;而减小两层 ITO 左右非交叠区域 CD 的差值才是改善该不良的关键。

3.4.2 改变两层 ITO 对位方式

提高 ITO 左右非交叠区 CD 的均一性,需要提高两层 ITO 之间的对位精度,而改变对位方式是提高对位精度的根本措施。如图 10 所示为两层 ITO 不同对位方式的示意图及 OL 测试结果。图 10(a)为不良高发时采用的对位方式。该对位方式采用 C-ITO 对位 PLN,可有效避免传统结构中 C-ITO 孔与 PLN 孔对位不佳而发生 C-ITO 搭入 PLN 孔导致两层 ITO 之间发生短路;同时,P-ITO 对位 SD,可有效保证像素电极与 SD 之间的良好接触。因此该对位方式在传统结构的产品中被广泛采用。而在本文使用的 PCI 结构中,C-ITO 并没有孔,并不存在发生偏移后两层 ITO 短路的风险,C-ITO 对位 PLN 的优势也无法体现,另外,两层 ITO

对位不同的基准层,即使两者对位均在 OL 误差允许范围内,误差的叠加可能引起较大的 ITO 左右非交叠区的 CD 差值。如图 10(a)所示,在这种对位方式下,两层 ITO 之间 OL 结果较大,意味着两层 ITO 之间对位精度较差。因此,在 PCI 结构中仍采用传统结构对位方式,也是发生该竖 Mura 不良的诱因。

依上所述,在不新增对位 Mark 的情况下,使两层 ITO 均对位同一基准层 SD,可明显优化两者对位的对位情况。如图 10(b)所示,在利用两层 ITO 均对位 SD 的对位方式后,两层 ITO 之间的 OL 数值较图 10(a)有了明显的减小,说明采用该对位方式可明显提高两层 ITO 之间的对位精度。后续的生产验证结果也证实,采用该对位方式后,不良发生率下降到 2% 左右。

为了进一步提高两层 ITO 之间的对位精度以进一步降低不良发生率,我们提出了 C-ITO 直接对位 P-ITO 的方案,因此,我们在玻璃基板上增加了 C-ITO 与 P-ITO 的对位 Mark,如图 11(b)所示,在原有 P-ITO 对位 SD 的 Mark (如图 10a 所示)基础上外围增加一圈 C-ITO,使 P-ITO 与 C-ITO 直接对位。经过大批量生产验证,采用这种对位方式,两层 ITO 的对位精度大幅度提高,竖 Mura 不良发生率下降到 0.1% 以下。




图 10 对位方式示意图及相应的两层 ITO OL 测试结果

Fig.10 Sketch map for alignment modes and corresponding ITO OL test results




图 11 Overlay Mark 设计方案

Fig.11 Design scheme of the Overlay Mark

4 结 论

本文通过对 C-ITO 双挖槽 PCI 结构中产生的竖 Mura 进行理论分析,进行了相关特性数据(Cell Gap、CD、膜厚、Overlay 等)测量分析、产品设计对比和对位恶化实验,发现产生竖 Mura 的原因是:不良区域内两层 ITO 之间对位精度较差,从而造成该区域像素区电场分布和液晶旋转异常,最终导致屏幕亮暗不均。通过变更两层 ITO 之间的对位方式,通过 C-ITO 直接对位 P-ITO 来提高两层 ITO 之间的对位精度,使竖 Mura 不良发生率下降到 0.1% 以下。本文的研究结果为以后 PCI 结构产品的设计和生提供了重要的参考价值。

参 考 文 献:

- [1] 田民波,叶锋.TFT 液晶显示原理与技术[M].北京:科学出版社,2010:5-40.
TIAN M B, YE F. *TFT LCD Display Principle and Technology* [M]. Beijing: Science Press, 2010: 5-40. (in Chinese)
- [2] 沙双庆.薄膜晶体管液晶显示器的发展分析[J].江苏科技信息,2017,26:37-38.
SHA S Q. Development Analysis of TFT LCD Display [J]. *Jiangsu Science and Technology Information*, 2017, 26: 37-38. (in Chinese)
- [3] 毕昕,丁汉.TFT-LCD Mura 缺陷机器视觉检测方法[J].机械工程学报,2010,46(12):13-19.
BI X, DING H. Machine Vision inspection method of Mura defect for TFT-LCD [J]. *Journal of Mechanical Engineering*, 2010, 46(12): 13-19.
- [4] 王风华.TFT-LCD 制造过程中周边 Mura 的消除[D].苏州大学,2014.
WANG F H. Edge Mura Elimination in TFT-LCD Manufacture Process[D]. Suzhou University, 2014.
- [5] 马群刚.TFT-LCD 原理与设计[M].北京:电子工业出版社,2011:45-47.
MA A G. *Principle and Design of TFT-LCD* [M]. Beijing: Publishing House of Electronics Industry, 2011: 45-47. (in Chinese)
- [6] 吴洪江,王威,龙春平.一种 TFT-LCD Vertical Block Mura 的研究与改善[J].液晶与显示,2007,22(4):433-439.
WU H J, WANG W, LONG C P. Research and Improvement about Vertical Block Mura in TFT-LCD Process [J]. *Chinese Journal of Liquid Crystals and Displays*, 2007, 22(4): 433-439. (in Chinese)
- [7] 石天雷,杨国波,程石,等.Zara 漏光和 Rubbing Mura 改善研究[J].液晶与显示,2012,27(2):208-211.
SHI T L, YANG G B, CHENG S, et al. Zara and Rubbing Mura research [J]. *Chinese Journal of Liquid Crystals and Displays*, 2012, 27(2): 208-211. (in Chinese)

作者简介:郭志轩(1992—),男,内蒙古包头人,中级研究员,主要从事液晶显示面板的生产和工艺相关工作。E-mail: guozhixuan@boe.com.cn